Vývojář HDL a digitálního zpracování signálů - Uherské Hradiště

Do vývojového týmu hledáme nového aktivního kolegu, který má dostatek zkušeností se zapojit a přispět k vývoji ve vojenské oblasti příjmu a zpracování signálů.

Jaké budou vaše klíčové odpovědnosti:

vývoj SDR (Software Defined Radio) pro moderní FPGA všech velikostí, od Virtex přes RFSoC po Versal
přispět k analýze a návrhu celku i částí
návrh, převzetí a úprava algoritmů digitálního zpracování signálů
primárně vývoj HDL kódu a jeho intergrace do hardware
integrace vlastních a 3rd party IP cores
testbenche a simulace v potřebné míře
spolupráce s vývojáři HW, embedded FW, a SW při vývoji, oživování a testování
zpracování odpovídající části dokumentace

Jaké zkušenosti byste měli mít:

dostatečné zkušeností s vývojem HDL a práce s FPGA (používáme Xilinx)
schopnost provést celý HDL projekt celým svým životním cyklem (od analýzy, napsání kódu a jeho simulací, až po integraci do systému, ladění na HW, eventuálně účasti na živém testování)
potřebnou znalost měřící techniky
provozní znalost Linux, C/C++, Python, verzovacích nástrojů (např. Git)
schopnost návrhu, implementace a testování algoritmů digitálního zpracování signálů
schopnost přebírat vyzkoumané algoritmy (Python, Matlab) a přepisovat je do HDL, optimalizovat kód
implementace vysokorychlostních datových přenosů (Ethernet, optické trasy)
samostatnost i schopnost práce v týmu
pečlivost, spolehlivost, ochota rychle se učit nové věci
schopnost číst a psát technickou angličtinou